Samsung : nouvelle ligne de production en 6 et 7 nm, qui pourra descendre à 3 nm

Et à 0 il se passe quoi ?
Samsung : nouvelle ligne de production en 6 et 7 nm, qui pourra descendre à 3 nm

Samsung dispose désormais de six lignes de productions dans trois usines. La dernière en date, V1, commence à produire en masse des puces gravées en 7 nm, ou moins. Ce n'est qu'un début.

C'est dans son usine de Hwaseong (en Corée du Sud) que Samsung vient de lancer une nouvelle ligne de production, V1, « dédiée à la lithographie EUV » pour des puces gravées en 7 nanomètres ou moins.

Inaugurée en février 2018, elle a débuté la production de wafers durant le second semestre 2019. Le coût total de l’investissement est de 6 milliards de dollars. Les livraisons des premières puces seront réalisées durant ce premier trimestre 2020. La production de masse ayant commencé.

De quoi tripler sa capacité de production en 7 nm et moins d’ici la fin de cette année, le constructeur commençant déjà à produire en 6 nm, visant à termes les 3 nm seulement. Mais pour le moment, aucun calendrier précis n'a été donné pour les prochaines étapes ou même le début de la production de masse.

Au total, Samsung dispose désormais de six lignes de productions : cinq se trouvent en Corée du Sud – deux dans l’usine de Giheung, trois dans celle de Hwaseong – et une dernière aux États-Unis, à Austin. Trois d’entre elles sont capables de graver des puces en 10 nm ou moins.

Usine Samsung EUV lignes production
Ce contenu est en accès libre

Il a été produit grâce à nos abonnés, l'abonnement finance le travail de notre équipe de journalistes.

ou choisissez l'une de nos offres d'abonnement :

12 commentaires
Avatar de KP2 Abonné
Avatar de KP2KP2- 24/02/20 à 15:20:14

3nm ??.... Wow... Je croyais qu'il y avait une limite physique à 7 ? Visiblement, c'était pas si gênant... Qui s'interesse à la physique de toute manière ?

Avatar de Gueshty Abonné
Avatar de GueshtyGueshty- 24/02/20 à 15:56:33

6 millions de dollars d'investissement ? ça me semble bien peu, non ?

Avatar de gathor Équipe
Avatar de gathorgathor- 24/02/20 à 16:13:07

(quote:45877:Gueshty) 6 millions de dollars d'investissement ? ça me semble bien peu, non ?

Oui milliards et pas millions… je vais me fouetter un coup :cartonrouge:

Avatar de LordZurp Abonné
Avatar de LordZurpLordZurp- 24/02/20 à 16:19:10

(quote:45768:le sous-titre) Et à 0 il se passe quoi ?

on saute et on recommence !

Édité par LordZurp le 24/02/2020 à 16:20
Avatar de mrintrepide Abonné
Avatar de mrintrepidemrintrepide- 24/02/20 à 19:49:13

mm, µm, nm, pm, ... Pour le coup, pas d’unités impériales !

Édité par mrintrepide le 24/02/2020 à 19:50
Avatar de Dj Abonné
Avatar de DjDj- 24/02/20 à 20:09:21

(quote:45879:LordZurp) on saute et on recommence !

Est ce que les processeurs supporteront le bug des zero mm ? ou il faut une mise à jour?

Avatar de Norde Abonné
Avatar de NordeNorde- 25/02/20 à 08:40:19

(quote:45874:KP2) 3nm ??.... Wow... Je croyais qu'il y avait une limite physique à 7 ? Visiblement, c'était pas si gênant... Qui s'interesse à la physique de toute manière ?

Ce sont (malheureusement) des dénominations marketing, la taille minimale des composants et la densité offerte ne correspondent pas à la "finesse de gravure" indiquée.

Par exemple le 10nm de TSMC est similaire au 14nm d'Intel (un peu plus dense) tout comme le 10nm d'Intel est similaire au 7nm de première génération (un peu plus dense).

https://semiwiki.pw/semiconductor-manufacturers/intel/7343-leading-edge-logic-landscape-2018/

Avatar de OlivierJ Abonné
Avatar de OlivierJOlivierJ- 25/02/20 à 10:30:40

(quote:45874:KP2) 3nm ??.... Wow... Je croyais qu'il y avait une limite physique à 7 ? Visiblement, c'était pas si gênant... Qui s'interesse à la physique de toute manière ?

Il y a de toutes façons une limite physique à la taille de l'atome, environ 0,1 nm. Apparemment on arrive à continuer à descendre, plus lentement et difficilement, en taille de gravure, avec beaucoup de recherche ; en particulier pour limiter les courants de fuite (effet tunnel par exemple, sauf erreur de ma part), en utilisant des dopages plus sophistiqués et de nouveaux alliages.

Édité par OlivierJ le 25/02/2020 à 10:31
Avatar de Nerg34 Abonné
Avatar de Nerg34Nerg34- 26/02/20 à 15:11:09

Quand je vois ce genre de News, je me dis que l’Europe est totalement à la ramasse :'(

Avatar de Roy_974 Abonné
Avatar de Roy_974Roy_974- 28/02/20 à 02:15:42

Comme l'ont dit Norde et OlivierJ, les dénominations des nœuds techno sont juste du marketing, et depuis qq années maintenant. Avant le 22nm d'Intel, en général, les transistors étaient plats. Le problème fut qu'il était quasi-impossible de réduire le nœud 22nm de manière standard. Porte logique qui fait 28nm->porte qui fait 22nm. D'où l'introduction du FinFET qui introduit la 3e dimension dans le transistor. Bref, tout ça pour dire, de nos jours, la réduction vient plutôt de l'introduction de nouvelles formes de transistor et d'un meilleur contrôle des courants de fuite (qui peut passer par de nouveaux alliages). Pour les dopages, pas vraiment c'est toujours les mêmes.

Il n'est plus possible de commenter cette actualité.
Page 1 / 2

Votre commentaire

Avatar de lecteur anonyme
Avatar de lecteur anonyme

2000 - 2020 INpact MediaGroup - SARL de presse, membre du SPIIL. N° de CPPAP 0321 Z 92244.

Marque déposée. Tous droits réservés. Mentions légales et contact