Puces mémoires Samsung : HBM2E Flashbolt jusqu'à 410 Go/s, DDR4 troisième génération

Bientôt la Radeon VIII ?
Puces mémoires Samsung : HBM2E Flashbolt jusqu'à 410 Go/s, DDR4 troisième génération

Lors de la GTC, Samsung prenait de l'avance sur le JEDEC en annonçant Flashbolt : des puces mémoires HBM2E de troisième génération capables de grimper jusqu'à 410 Go/s. Le fabricant a également levé récemment le voile sur sa DDR4 de troisième génération gravée en 1z-nm.

Samsung a profité de la GTC de NVIDIA pour faire une annonce autour de la (coûteuse) mémoire HBM2, avec une vitesse accrue et une capacité doublée. AMD l'utilise pour rappel dans ses cartes graphiques haut de gamme, tandis que le caméléon la réserve à ses solutions professionnelles, comme ses Titan V et Tesla V100.

Dans le même temps, le fabricant développe sa première puce de DDR4 de troisième génération avec une finesse de gravure 1z-nm. La lithographie Extreme Ultra-Violet (EUV) n'est pas utilisée et reste pour le moment la chasse gardée du 7 nm Low Power Plus (LPP).

Flashbolt : 33 % plus rapide que la HBM2

Avec Flashbolt, Samsung veut accélérer encore les débits : « c'est la première mémoire HBM2E de l’industrie à offrir un débit de 3,2 Gb/s par broche, soit 33 % de plus que la HBM2 de la génération précédente », affirme le fabricant, qui n'explique pas la signification du « E » à la fin de HBM2E (Enhanced ?).

Ce n'est pas tout : la densité est doublée par rapport aux générations précédentes pour arriver à 2 Go (16 Gb) par die. Flashbolt succède ainsi à Flarebolt et Aquabolt, respectivement les puces HBM2 de première et seconde génération de Samsung, toutes les deux avec une capacité de 8 Go.

Grâce à ces améliorations, le fabricant affirme qu'une seule puce de HBM2E peut grimper jusqu'à 16 Go de capacité et 410 Go/s de bande-passante. Le constructeur déborde d'idées pour exploiter de telles performances : datacenters et cartes graphiques évidemment, mais aussi les solutions consacrées à l'IA et l'apprentissage automatique.

« HBM2E » n'est pas encore ratifiée par le JEDEC

Pour rappel, le JEDEC (Joint Electron Device Engineering Council) avait annoncé mi-décembre une mise à jour concernant la HBM2 avec la possibilité de grimper jusqu'à 2,4 Gb/s par broche et 307 Go/s par puce, contre respectivement 2,0 Gb/s et 256 Go/s pour la première version de la HBM2 datant de 2016.

Fin 2018, l'organisme en charge de la HBM en profitait aussi pour multiplier par trois la capacité maximum des puces de HBM2, en passant de 8 à 24 Go. La HBM2E de Samsung reste donc dans les clous des spécifications du JEDEC pour la capacité, mais pas pour ce qui est des vitesses.

Le fabricant n'a par contre donné ni tarif ni disponibilité pour sa HBM2E.

DDR4 de 3e génération : gain de productivité, quid des performances ?

Du côté de la DDR4, ce ne sont pas les performances qui sont mises en avant, mais la finesse de gravure : 1z-nm. Soit la troisième génération entre 10 et 19 nm. Le fabricant n'entre pas dans les détails, expliquant simplement que cette solution va lui permettre de « répondre aux demandes croissantes pour sa nouvelle mémoire DDR4, avec une hausse de la productivité supérieure à 20 % par rapport à la génération précédente ».

Pour rappel, la seconde génération de DDR4 en 1y-nm apportait un gain de productivité de 30 % par rapport à la première génération. De leur côté, les performances et l’efficacité énergétique étaient en hausse de 10 et 15 % respectivement. Samsung annonçait ainsi une bande passante de 3,6 Gb/s par broche (2e génération), contre 3,2 Gb/s auparavant.

Pour cette troisième génération, pas un mot sur les performances pour l'instant. Le constructeur indique néanmoins avoir passé « une validation complète » d'un module de 8 Go (avec huit puces de 1 Go) auprès d'un fabricant de processeurs, sans préciser lequel. 

Samsung DDR4 3e génération

Dans les PC haut de gamme et serveurs à partir de 2020

La production de masse de la DDR4 en 1z-nm est attendue pour le second semestre. Les puces prendront place dans les prochains serveurs et PC haut de gamme dont les lancements sont prévus pour 2020. 

Cet essai transformé pour de la DDR4 ouvre la voie à d'autres puces avec une telle finesse de gravure : DDR5, LPDDR5 et GDDR6 sont cités en exemple par Samsung. Aucun délai n'est par contre donné.

Ce contenu est désormais en accès libre

Il a été produit grâce à nos abonnés, l'abonnement finance le travail de notre équipe de journalistes.

ou choisissez l'une de nos offres d'abonnement :

2 commentaires
Avatar de Apone Abonné
Avatar de AponeApone- 27/03/19 à 15:32:14

a-t-on une idée de ce que peuvent bien valoir les x y et z de 1z-nm ?

Avatar de barlav Abonné
Avatar de barlavbarlav- 29/03/19 à 13:38:13

(quote:40656:Apone) a-t-on une idée de ce que peuvent bien valoir les x y et z de 1z-nm ?

Ca n'a pas vraiment de sens de nommer les technos comme avant (la 0.35u, la 90nm et la 28nm). Avant les regles pour chaque layer etaient relativement simples: une valeur min et une valeur max, un spacing min et un spacing max, et basta. Et donc ce chiffre de 0.35u correspondait au + petit truc dessineable.

Mais depuis les technos sub 20nm, on est en dual-patterning, triple patterning voir quadruple patterning pour certains layers, avec en plus des couches de cut apres avoir depose la matiere.

Bref, les regles sont beaucoup plus complexes pour pouvoir parler de plus petit element dessine; c'est plus une equivalence de la quantite de transistors que l'on peut rentrer sur un um2, avec plusieurs etapes d'amelioration du process selon ce qui a limite la version d'avant.

Il n'est plus possible de commenter cette actualité.

Votre commentaire

Avatar de lecteur anonyme
Avatar de lecteur anonyme

2000 - 2019 INpact MediaGroup - SARL de presse, membre du SPIIL. N° de CPPAP 0321 Z 92244.

Marque déposée. Tous droits réservés. Mentions légales et contact