Basse consommation : le JEDEC officialise la LPDDR5

Avec plein de buzzwords !
Basse consommation : le JEDEC officialise la LPDDR5

Des mois après l'annonce d'une première puce Samsung, le JEDEC (Joint Electron Device Engineering Council) annonce enfin la norme LPDDR5. Les débits sont bien entendu en hausse, alors que la consommation doit encore être réduite.

La LPDDR4 date pour rappel d'août 2014. Parmi les principales nouveautés de cette déclinaison basse consommation on notait une tension passant de 1,2 à 1,1 volt alors que la bande passante grimpait de base à 3 200 MT/s, avec la possibilité de pousser jusqu'à 4 266 MT/s.

L'architecture était repensée avec deux canaux de 16 bits (soit 32 bits au total) par puce au lieu d'un seul. Alors que la LPDDR5 commence à montrer le bout de son nez, qu'apporte-t-elle ?

Bande passante doublée

Cette nouvelle évolution des puces « Low Power » devrait, selon le JEDEC, « avoir un impact considérable sur les performances des prochaines générations terminaux mobiles ».

Les principaux marchés ciblés sont l'automobile, la 5G et l'intelligence artificielle. Comme c'est généralement la coutume lors de ce genre d'annonce, on apprend que la bande passante de base est doublée. Elle passe en effet à 6 400 MT/s, soit 50 % de mieux que les 4 266 MT/s maximum de la LPDDR4.

Le JEDEC précise que la densité des modules LPDDR5 peut varier de 256 Mo à 4 Go.

Nouvelle architecture, Data-Copy, Write-X et lien ECC

Pour arriver à ces résultats, l'architecture a de nouveau été repensée, notamment en passant de 8 à 16 « banks » – les subdivisions d'une cellule DRAM – avec une « architecture multihorloge ».

Deux nouvelles commandes sont également ajoutées, toujours dans le but de réduire la consommation électrique : Data-Copy et Write-X. Elles visent à limiter le nombre de données transmises. La première permet de « copier des données transmises sur une seule broche d’E/S vers les autres broches, éliminant ainsi le besoin de transmettre des données aux autres broches ». La seconde permet « d'écrire une série de 1 ou de 0 à une adresse spécifique ».

Enfin, pour améliorer la fiabilité nécessaire dans certains usages (notamment l'automobile), un lien avec code correcteur (ECC) peut être mis en place entre le SoC et la DRAM.

Tous les détails techniques sont disponibles dans ce document du JEDEC.

Samsung déjà sur les rangs

Samsung n'a pas attendu la normalisation du JEDEC et avait annoncé sa première puce LPDDR5 dès le mois de juillet. Gravée en 10 nm, elle affiche une capacité de 1 Go. Selon le fabricant, ses débits sont de 6 400 Mb/s à 1,1 volt (la tension recommandée par le JEDEC), et de 5 500 Mb/s à 1,05 volt. 

À l'époque, le fabricant annonçaait avoir construit un prototype fonctionnel de 8 Go en assemblant huit puces LPDDR5 de 1 Go. Il envisageait de lancer la production en masse en fonction de la demande de ses clients. Pour le moment, aucune nouvelle annonce n'a été faite par Samsung sur le sujet.

LPDDR5 Samsung
  • Introduction
  • Bande passante doublée
  • Nouvelle architecture, Data-Copy, Write-X et lien ECC
  • Samsung déjà sur les rangs
S'abonner à partir de 3,75 €

2000 - 2021 INpact MediaGroup - SARL de presse, membre du SPIIL. N° de CPPAP 0321 Z 92244.

Marque déposée. Tous droits réservés. Mentions légales et contact